구리선의 시대가 끝나고 있다
지금 AI 데이터센터에서는 눈에 보이지 않는 전쟁이 벌어지고 있다. 수만 개의 GPU가 서로 데이터를 주고받을 때 그 통로 역할을 해온 구리(Cu) 배선이 한계에 부딪혔다. 전기 신호가 구리선을 따라 이동할 때 발생하는 신호 감쇄(Signal Attenuation)는 주파수가 높아질수록 기하급수적으로 늘어난다. 현재 업계가 도입 중인 224G SerDes 환경에서 구리 배선의 유효 전송 거리는 이미 수 센티미터 수준으로 단축됐다. AI 모델이 커질수록, GPU 클러스터가 커질수록 이 문제는 더욱 심각해질 수밖에 없다.
이 한계를 뚫기 위해 세계 반도체 산업이 선택한 대안이 바로 실리콘 포토닉스(Silicon Photonics)다. 말 그대로 실리콘 반도체 공정 위에서 빛(광자, Photon)을 이용해 데이터를 전달하는 기술이다. 기존 구리 배선을 광섬유 또는 광학 도파로(Waveguide)로 대체하면, 데이터 전송 단위가 기가(G·10억) 수준에서 테라(T·1조) 수준으로 껑충 뛴다. 엔비디아 젠슨 황 CEO는 GTC 2025와 GTC 2026에서 연속으로 이 기술을 '다음 AI 인프라의 필수 요소'로 강조했다.
글로벌 실리콘 포토닉스 시장은 2025년 기준 18억 달러(약 2조 4,000억 원)를 넘어섰으며, 2026년부터 2035년까지 연평균 25.3%의 성장률을 기록할 것으로 전망된다. 2035년에는 178억 달러(약 24조 원) 규모로 성장이 예상된다. 이는 단순한 시장 확대가 아니라 반도체 산업 전체 아키텍처의 전환을 의미한다.
실리콘 포토닉스와 CPO, 왜 지금 중요한가
실리콘 포토닉스의 핵심 개념을 이해하려면 우선 CPO(Co-Packaged Optics, 공동 패키지형 광학)를 알아야 한다. 기존에는 광통신 선이 스위치 시스템과 만나는 지점에 플러그형 트랜시버를 꽂아 빛과 전기 신호를 변환했다. 이 방식은 트랜시버와 ASIC 칩 사이에 긴 구리 배선이 개입되어 신호 손실과 전력 낭비가 심각했다.
CPO는 이 광전 변환 과정을 스위치 ASIC 또는 GPU와 동일한 기판 위에서 처리함으로써 전기적 경로를 밀리미터 단위로 단축한다. 구체적으로는 빛을 제어하는 광학 회로(PIC, Photonic Integrated Circuit)와 이를 구동하는 전자 회로(EIC, Electronic Integrated Circuit)를 하나의 패키지에 통합하는 구조다.
이 기술이 표준이 되면 달라지는 핵심 성능 수치는 다음과 같다.
| 성능 지표 | 기존 플러그형 트랜시버 | CPO 적용 시 | 변화 |
|---|---|---|---|
| 비트당 전력(pJ/bit) | 15 - 25 | 5 - 10 | 최대 50-80% 절감 |
| 데이터 전송량 | 기준치(1x) | 최대 2배 향상 | 2배 |
| 레이저 사용량 | 기준치(1x) | 1/4 수준 | 75% 절감 |
| 신호 품질 | 기준치(1x) | 최대 63배 개선 | 획기적 향상 |
| 냉각 비용 구조 | 고발열, 대규모 냉각 필요 | 발열 대폭 감소 | 냉각 비용 구조 전환 |
엔비디아가 핫칩스 2025에서 직접 공개한 실리콘 포토닉스 기반 서버 실물과 수치다. 기존 구리 기반 스위치 대비 데이터 전송량이 2배, 레이저 사용량이 4분의 1로 줄고, 신호 품질은 63배 개선된다는 것이 엔비디아의 공식 발표다.
실리콘 포토닉스의 핵심 구성 요소는 마이크로렌즈, 마이크로링 모듈레이터(Microring Modulator), 포토다이오드, 도파로(Waveguide) 등이다. 이 소자들이 PIC 안에 집적되어 빛을 전기 신호로, 전기 신호를 다시 빛으로 변환하는 역할을 수행한다. 특히 65nm 공정으로 제작되는 PIC 내부의 마이크로링 모듈레이터 구간은 현재 업계에서 최고 난도의 공정 중 하나로 꼽힌다.
데이터센터 입장에서도 CPO는 게임 체인저다. 현재 AI 데이터센터 운영 비용의 상당 부분이 냉각에 투입된다. 실리콘 포토닉스 기반 OCS(Optical Circuit Switch)를 활용하면 소비전력을 기존 3,000W급 스위치 대비 약 95% 절감할 수 있다. 발열이 대폭 줄어드니 냉각 설비 규모와 비용도 구조적으로 줄어드는 것이다.
기술 진화 단계: 플러그형에서 완전 광 인터커넥트까지
광 인터커넥트 기술은 통합 밀도와 성숙도에 따라 단계적으로 진화한다. 현재 어느 단계에 와 있는지, 앞으로 어떤 방향으로 가는지 이해하는 것이 이 기술의 충격을 제대로 파악하는 핵심이다.
| 기술 단계 | 특징 | 전력(pJ/bit) | 주요 시점 |
|---|---|---|---|
| 플러그형(Pluggable) | 전면 패널 장착, 표준 폼팩터 | 15 - 25 | 현재 주류(800G) |
| LPO(선형 구동) | DSP 제거, 플러그형 개선 | 10 - 15 | 2024 - 2025년 |
| NPO(Near-Package) | ASIC 근처 보드 위 광엔진 배치 | 10 - 15 | 2024 - 2026년 |
| CPO(Co-Packaged) | ASIC 패키지 내부로 광엔진 통합 | 5 - 10 | 2026 - 2028년 |
| Optical I/O(OIO) | 완전한 광학 인터페이스 칩렛 | 1 미만 - 5 | 2028년 이후 |
현재 2026년은 CPO가 실험실을 벗어나 실제 대규모 데이터센터에 배치되는 원년이다. Yole Group의 시장 조사에 따르면 CPO 시장은 2024년 4,600만 달러에서 2030년 81억 달러로 성장하며, 이는 연평균 성장률(CAGR) 137%에 해당하는 폭발적 속도다.
2030년 전후로는 Compute CPO와 광 I/O 기술이 상용화되면서 칩 간, 패키지 간, 서버 내부까지 완전 광 인터커넥트(Full Optical Interconnect)로 전환될 것으로 예측된다. 즉, 현재 HBM과 GPU 사이를 연결하는 실리콘 인터포저의 역할도 언젠가는 광학 인터포저로 대체될 수 있다는 것이다. '얼마나 쌓느냐'의 경쟁에서 '얼마나 빛으로 잘 연결하느냐'의 경쟁으로 패러다임 자체가 이동하고 있다.
CPO는 고성능 ASIC과 광학 부품을 좁은 공간에 밀집시키기 때문에 열 밀도(Heat Density) 문제가 매우 심각하다. 특히 레이저는 온도 변화에 민감해 효율과 파장이 쉽게 변한다. 이를 해결하기 위해 레이저 소스를 ASIC 외부로 분리하는 ELSFP(External Laser Small Form-factor Pluggable) 방식과 마이크로 채널 액체 냉각 기술의 병행 적용이 필수적이다.
반도체 공정에 찾아오는 구조적 변화
실리콘 포토닉스가 기술 표준이 되면 반도체 설계와 제조 공정 전반에 걸쳐 지각변동이 일어난다. 단순히 부품 하나가 바뀌는 것이 아니라 칩 설계 방식, 패키징 방식, 검증 공정, 심지어 소재까지 바뀐다.
설계 영역의 변화부터 살펴보면, 기존 반도체 설계는 전자 회로(EIC) 중심이었다. 실리콘 포토닉스 시대에는 PIC(광학 회로)와 EIC를 동시에 설계하고 이 둘을 정밀하게 통합하는 능력이 핵심 경쟁력이 된다. TSMC의 COUPE(Compact Universal Photonic Engine) 플랫폼은 실리콘 포토닉스 제조에 필요한 다수의 PDK(Process Design Kit)를 제공하며, 여기에 기반한 설계 생태계를 구축했다. 이 PDK 없이는 CPO 칩을 설계하는 것 자체가 불가능하다.
패키징 공정의 변화는 더 근본적이다. CPO 구현에는 EIC와 PIC를 결합하는 2.5D/3D 첨단 패키징이 필수적으로 요구된다. TSMC의 SoIC(System on Integrated Chips), 삼성의 X-Cube, 인텔의 Foveros Direct 같은 기술들이 경쟁하는 무대가 바로 이 광전집적 패키징이다. 구리-구리 하이브리드 본딩을 활용해 PIC 위에 EIC를 직접 적층하면 신호 경로를 수 마이크로미터 수준으로 줄일 수 있다.
소재와 공정 노드의 관계도 달라진다. 일반적으로 반도체는 공정 노드가 미세화될수록 성능이 높아진다. 그런데 실리콘 포토닉스의 PIC는 65nm 같은 레거시 공정으로도 구현된다. 전자가 아닌 빛을 다루는 광학 소자는 반드시 최신 미세 공정을 필요로 하지 않기 때문이다. 이는 TSMC 외에도 GlobalFoundries나 인텔 파운드리 등 레거시 공정 역량을 가진 기업들에게도 새로운 기회가 열린다는 의미다.
실리콘 포토닉스 공정에서 가장 까다로운 작업 중 하나는 '광섬유-칩 결합(Fiber-to-Chip Coupling)'이다. 광섬유의 코어 직경은 수 마이크로미터, 칩 내 도파로는 수백 나노미터 수준이기 때문에 두 매체를 오차 없이 정렬하는 것이 수율을 좌우한다. Ayar Labs가 개발한 탈부착 가능한 광 커넥터는 이 정렬 문제를 현장 유지보수 가능한 수준으로 해결한 사례로, 2025년 4월 TSMC·Alchip과의 협력을 통해 검증됐다.
검증 및 테스트 공정도 완전히 달라진다. 전기 신호 기반 반도체의 테스트 방법론은 수십 년간 축적된 표준이 있지만, 광 신호를 포함하는 CPO 칩의 테스트는 광학 계측 장비와 전기 테스트 장비를 동시에 활용해야 한다. 이 영역에서 한국의 한미반도체, 파이버프로 같은 기업들이 새로운 기회를 찾고 있다.
엔비디아·TSMC: 광 인터커넥트 표준을 선점하다
실리콘 포토닉스 생태계에서 가장 강력한 두 축은 현재 엔비디아와 TSMC의 연합 전선이다.
엔비디아는 GTC 2025에서 Quantum-X(InfiniBand 기반)와 Spectrum-X Photonics(Ethernet 기반) 두 개의 CPO 스위치 플랫폼을 공개했다. Quantum-X는 2026년 초 출시되었으며 115Tb/s의 처리량과 144개의 800Gb/s 포트를 제공한다. GTC 2026(2026년 3월 16일 개최)에서 젠슨 황은 차세대 아키텍처인 Rubin Ultra에 광 인터커넥트가 핵심 요소로 탑재됨을 다시 한번 명확히 했다. 2026-2027년 사이 데이터센터의 광학 엔진 속도는 1.6T에서 3.2T로 전환될 것으로 예고됐다.
TSMC는 자체 실리콘 포토닉스 플랫폼인 COUPE(Compact Universal Photonic Engine)를 구축하여 엔비디아, Ayar Labs, Celestial AI, Lightmatter 등 유니콘 실리콘 포토닉스 기업들과 협력하고 있다. TSMC COUPE는 다수의 PDK를 보유하고 있으며, 칩 파운드리를 넘어 광학 패키징까지 원스톱으로 제공하는 구조다. 2025년 IEDM(국제전자소자회의)에서는 TSMC의 실리콘 포토닉스 역량이 주요 발표 주제로 부각됐다.
Ayar Labs(광학 I/O 칩렛), Celestial AI(마벨이 2025년 12월 인수), Lightmatter(광학 인터포저) 등 기업가치 1조 원이 넘는 유니콘 실리콘 포토닉스 스타트업들이 모두 현재 TSMC 공정 위에서 제품을 개발 중이다. 엔비디아·AMD·인텔이 Ayar Labs에 투자한 것은 이 생태계가 실질적인 산업 표준이 되어가고 있음을 보여주는 신호다.
TSMC와 엔비디아가 실리콘 포토닉스 표준을 장악할 경우, 한국 반도체 기업들은 HBM과 DRAM 공급 파트너로서의 역할에 고착될 위험이 있다. 현재 엔비디아 GPU에 탑재되는 SK하이닉스 HBM의 실질적 통합 패키징은 TSMC CoWoS 공정에서 이루어진다. 광 인터커넥트 시대에 이 구조가 더 깊어질 수 있다.
Broadcom(브로드컴)은 또 다른 강자다. 2025년 4월 세계 최초로 200G/lane 기반 CPO를 양산했으며, TH6-Davisson 51.2Tbps 스위치에 CPO를 적용해 기존 플러그형 대비 전력 소모를 최대 70% 절감하는 성과를 발표했다. 브로드컴의 Bailly 플랫폼은 단일 패키지 내에 8개의 6.4T 광학 엔진을 통합해 다이 가장자리 1mm당 1Tbps의 전송 밀도를 달성했다.
삼성과 SK하이닉스, 지금 어디쯤 있나
한국의 두 메모리 거인은 실리콘 포토닉스라는 새 전쟁터에서 아직 격차를 극복하지 못한 상태다. 그러나 움직임이 없는 것은 아니다.
삼성전자는 2024년 '삼성 파운드리 포럼 2024'에서 실리콘 포토닉스 기술 상용화 일정을 공식 발표했다. 목표 시점은 2027년 CPO 양산이다. 브로드컴과의 협력을 통해 실리콘 포토닉스 공정 개발을 진행 중이며, 2025년 12월 발표된 자료에 따르면 R&D 네트워크를 글로벌 수준으로 대폭 확장했다. 삼성이 이 기술을 '파운드리 시장의 HBM'으로 포지셔닝하는 이유는 명확하다. CPO 패키징 공정을 장악하면 단순 메모리 제조사를 넘어 AI 칩 생태계의 핵심 파트너로 올라설 수 있기 때문이다.
그러나 현실적 격차는 명확히 존재한다. 엔비디아와 수많은 유니콘 포토닉스 기업들이 TSMC를 선택한 반면, 삼성 파운드리를 선택한 글로벌 실리콘 포토닉스 플레이어는 아직 손에 꼽는다. 2025년 핫칩스에서 실리콘 포토닉스 기술을 발표한 기업 중 삼성 공정을 활용한 곳은 없었다. TSMC의 COUPE 플랫폼에 비해 삼성의 실리콘 포토닉스 PDK 생태계는 아직 구축 초기 단계다.
SK하이닉스는 HBM의 데이터 전송 한계를 극복하는 방향으로 실리콘 포토닉스 기반 패키징 기술을 연구 중이다. 장기적으로 HBM과 프로세서를 광으로 직접 연결하는 '포토닉스 HBM' 개념을 탐구하고 있으며, 일본 반도체 업계와의 협력도 추진 중이다. 2025년 5월 업계 논문에서는 SK하이닉스와 삼성이 HBM 설계에서 새로운 2D 블록 인터커넥트 아키텍처를 연구 중임이 공개됐다.
현재 HBM 시장에서 SK하이닉스는 점유율 약 57-60%로 1위를 달리고 있다. 그러나 광 인터커넥트 시대에는 '얼마나 빠른 HBM을 만드느냐'보다 '어떻게 광으로 연결하느냐'가 더 중요한 질문이 될 수 있다. HBM4E(핀당 최대 16Gbps, 최대 4TB/s 지원)까지 적층 경쟁이 이어지고 있지만, 광 연결 기술 없이는 이 대역폭을 물리적으로 소화할 수단이 부족하다.
삼성과 SK가 실리콘 포토닉스에서 후발 주자인 핵심 이유는 '광 설계 인력'의 절대적 부족이다. 국내 한 연구자의 표현에 따르면 한 해 국내에서 실리콘 포토닉스 전문가가 100명만 배출돼도 많이 나오는 수준이다. 반면 미국에서는 기업가치 1조 원 이상의 유니콘 포토닉스 기업들이 밤낮 없이 연구하며 생태계를 조성하고 있다. 기술 격차보다 인력 및 생태계 격차가 더 근본적인 문제라는 것이 현장의 시각이다.
빛이 반도체 전쟁의 새 기준이 된다면
실리콘 포토닉스와 CPO가 기술 표준으로 자리 잡는 것은 이제 '만약'의 문제가 아니라 '언제'의 문제다. 엔비디아 Rubin Ultra 아키텍처에 CPO가 탑재되고, TSMC COUPE 플랫폼 위에서 수십 개의 글로벌 기업들이 제품을 검증하고 있으며, 브로드컴은 이미 200G/lane CPO를 양산 중이다. 2026년은 CPO의 대규모 상용화 원년으로 기록될 가능성이 높다.
이 변화가 반도체 산업에 몰고 올 구조적 재편의 핵심은 두 가지다. 첫째, 설계와 연결 기술을 보유한 기업이 더 높은 가치를 가져간다. 지금까지 메모리를 '얼마나 촘촘히 쌓느냐'가 가치의 기준이었다면, 앞으로는 '설계-공정-패키징-광연결'을 수직 계열화한 기업이 생태계를 지배한다. TSMC+엔비디아+브로드컴의 삼각 동맹이 이 구도를 가장 앞서 구현하고 있다.
둘째, 한국 반도체 산업의 포지션을 재정의해야 하는 시점이다. 삼성의 2027년 CPO 양산 목표, SK의 포토닉스 HBM 연구, 한국전자통신연구원(ETRI)의 국내 광 OSAT 생태계 구축 프로젝트(5년간 약 100억 원 투입)는 의미 있는 출발점이다. 그러나 이 투자 규모와 속도가 TSMC 중심의 글로벌 생태계와 경쟁할 수 있는 수준인지에 대해서는 냉정한 평가가 필요하다.
광 인터커넥트 기술은 단순히 반도체 부품을 교체하는 이벤트가 아니다. CPU에서 GPU로, GPU에서 광 연결 생태계로 이어지는 AI 인프라의 근본적인 재구성이다. 삼성과 SK가 지금 갖고 있는 적층 기술의 우위를 설계와 광 연결 기술의 우위로 확장할 수 있느냐—그것이 향후 10년 한국 반도체 산업의 운명을 가를 핵심 질문이다.