2026년, 글로벌 반도체 시장이 사상 처음으로 연간 매출 1조 달러를 돌파할 전망이다. AI 데이터센터와 자율주행, 스마트폰, IoT까지 반도체가 들어가지 않는 전자기기는 사실상 존재하지 않는다. 그런데 이 반도체의 원료가 해변 모래라는 사실, 알고 있었는가?
우리가 매일 만지는 스마트폰 안의 AP 칩, 컴퓨터의 CPU와 GPU, 서버의 HBM 메모리까지 모두 실리콘(규소)으로 만든다. 그 실리콘의 출발점은 다름 아닌 모래 속 이산화규소(SiO₂)다. 모래 한 줌이 수천억 원짜리 반도체 칩으로 변신하는 과정에는 수백 단계의 공정, 수조 원대의 장비, 수십 종의 특수 소재가 동원된다.
이 글에서는 반도체 제조의 전체 여정을 처음부터 끝까지 추적한다. 모래에서 실리콘을 뽑아내는 정제 과정, 잉곳 성장과 웨이퍼 가공, 8대 핵심 공정(산화-포토-식각-증착-이온주입-금속배선-EDS-패키징), 공장(팹) 건설의 스케일, 그리고 각 단계에 투입되는 장비·소재·원자재까지 빠짐없이 다룬다. 초보자도 한 편만 읽으면 반도체 전문가 수준의 지식 체계를 갖출 수 있도록 구성했다.
한눈에 보는 반도체 제조 전체 공정 순서표
반도체가 만들어지는 전체 과정을 이해하려면, 먼저 큰 그림을 머릿속에 그려야 한다. 아래 표는 모래에서 완성된 반도체 칩이 탄생하기까지의 핵심 단계를 순서대로 정리한 것이다.
| 순서 | 공정 단계 | 핵심 내용 | 주요 장비/소재 |
|---|---|---|---|
| 0단계 | 원료 정제 | 모래(SiO₂)에서 고순도 실리콘(99.9999999%) 추출 | 전기로, 지멘스 반응기 |
| 1단계 | 잉곳 성장 | 초크랄스키(CZ)법으로 단결정 실리콘 원기둥(잉곳) 제작 | 단결정 성장로, 석영 도가니 |
| 2단계 | 웨이퍼 제조 | 잉곳을 얇게 절단(슬라이싱) 후 연마(래핑, CMP) | 와이어소, CMP 장비, 슬러리 |
| 3단계 | 산화 공정 | 웨이퍼 표면에 SiO₂ 절연막 형성 | 산화로(퍼니스), 산소·수증기 |
| 4단계 | 포토 공정 | 회로 패턴을 감광액에 전사(노광) | 노광기(스테퍼/스캐너), 포토레지스트 |
| 5단계 | 식각 공정 | 불필요한 부분을 깎아내어 회로 패턴 완성 | 건식식각기, 습식식각기, 식각가스 |
| 6단계 | 증착·이온주입 | 박막 형성(CVD, PVD) 및 불순물 주입으로 전기 특성 부여 | CVD/PVD 장비, 이온주입기, 특수가스 |
| 7단계 | 금속 배선 | 트랜지스터 간 전기 통로(구리·알루미늄 배선) 연결 | 스퍼터링 장비, 전해도금 장비, CMP |
| 8단계 | EDS 테스트 | 웨이퍼 위 개별 칩의 전기적 불량 선별 | 프로브 카드, 테스터 장비 |
| 9단계 | 패키징 | 칩 절단·접착·배선·봉지로 완제품화 | 다이싱소, 와이어본더, 몰딩 장비 |
| 10단계 | 최종 테스트 | 온도·전압 등 극한 조건에서 신뢰성 검증 | 번인 테스터, 핸들러 |
실제 양산 현장에서는 위 단계들이 단순 직선으로 진행되지 않는다. 포토-식각-증착-이온주입 공정은 하나의 반도체를 만드는 과정에서 수십 번 이상 반복된다. 최신 로직 반도체의 경우 공정 스텝이 1,000단계를 넘기도 한다.
0단계: 모래에서 초고순도 실리콘을 추출하는 원료 정제
반도체의 여정은 해변이나 사막의 모래가 아니라, 석영(Quartz)이라 불리는 고순도 이산화규소 광석에서 시작된다. 석영 속 SiO₂ 함량은 약 95-99%로, 일반 해변 모래보다 훨씬 순도가 높다.
야금급 실리콘(MG-Si) 생산
첫 번째 단계는 석영을 전기 아크로(Electric Arc Furnace)에서 약 1,800도 이상의 고온으로 탄소(코크스)와 함께 환원시키는 것이다. 이 과정에서 이산화규소(SiO₂)와 탄소(C)가 반응하여 야금급 실리콘(Metallurgical Grade Silicon, 순도 약 98-99%)이 생성된다. 연간 전 세계 야금급 실리콘 생산량은 약 300만 톤에 달하며, 이 중 반도체용으로 사용되는 양은 전체의 약 5-10%에 불과하다.
폴리실리콘(다결정 실리콘) 정제
야금급 실리콘은 반도체에 쓰기에는 순도가 턱없이 부족하다. 반도체 제조에는 일레븐나인(99.999999999%, 11N) 이상의 초고순도 실리콘이 필요하다. 이를 위해 지멘스 공법(Siemens Process)을 사용한다. 야금급 실리콘을 염화수소(HCl)와 반응시켜 삼염화실란(SiHCl₃, Trichlorosilane)으로 변환한 뒤, 이를 증류하여 불순물을 제거하고, 1,100도 이상의 고온 수소 환경에서 고순도 폴리실리콘 로드(Rod) 형태로 석출시킨다.
폴리실리콘의 순도는 반도체 칩의 성능과 수율에 직결된다. 불순물 농도가 ppb(10억분의 1) 수준만 올라가도 트랜지스터 특성이 변하기 때문에, 정제 과정의 품질 관리는 반도체 산업 전체의 근간이 된다.
전 세계 반도체급 폴리실리콘 시장은 바커(Wacker), 헴록(Hemlock), OCI 등 소수 기업이 과점하고 있으며, 연간 공급량은 약 5만-7만 톤 수준이다.
1-2단계: 잉곳 성장과 웨이퍼 가공 - 실리콘 원판의 탄생
폴리실리콘 덩어리가 준비되면, 이제 이것을 하나의 거대한 단결정 기둥으로 바꿔야 한다. 이 기둥을 잉곳(Ingot)이라 부른다.
초크랄스키(Czochralski, CZ) 성장법
가장 널리 쓰이는 방법은 1916년 폴란드 과학자 얀 초크랄스키가 발명한 CZ법이다. 석영 도가니에 폴리실리콘을 넣고 약 1,420도(실리콘 녹는점)까지 가열하여 완전히 녹인다. 여기에 작은 시드 결정(Seed Crystal)을 살짝 담근 뒤, 분당 약 1-2mm 속도로 천천히 회전하면서 끌어올린다. 시드 결정과 접촉한 실리콘 용액이 냉각되며 시드의 결정 구조를 그대로 복제하여 성장하는 원리다.
완성된 잉곳은 직경 300mm(12인치), 길이 1-2m, 무게 100-150kg에 달하는 원기둥 형태다. 최신 반도체 공장은 거의 대부분 300mm(12인치) 웨이퍼를 사용하며, 450mm 웨이퍼로의 전환도 업계에서 지속적으로 논의되고 있다.
웨이퍼 슬라이싱과 연마
잉곳이 완성되면 다이아몬드 와이어소(Diamond Wire Saw)로 약 0.75mm 두께로 얇게 절단한다. 절단된 원판은 아직 거칠기 때문에, 래핑(Lapping) → 에칭(Etching) → CMP(Chemical Mechanical Polishing, 화학적 기계적 연마) 순서로 표면을 원자 수준의 평탄도로 가공한다. 최종 웨이퍼의 두께는 약 0.775mm이며, 표면 거칠기는 0.5nm 이하 수준이다.
| 비교 항목 | CZ(초크랄스키)법 | FZ(플로팅 존)법 |
|---|---|---|
| 순도 | 99.999999999%(11N) | 99.9999999999%(12N 이상) |
| 잉곳 직경 | 최대 300mm(양산 기준) | 최대 200mm |
| 생산 비용 | 상대적으로 저렴 | 고가 |
| 주요 용도 | 메모리·로직 반도체 전반 | 고전력 소자, RF 소자 |
| 산소 함량 | 상대적으로 높음 | 매우 낮음 |
전 세계 실리콘 웨이퍼 시장은 일본의 신에츠화학(Shin-Etsu)과 SUMCO가 약 50-60%를 점유하고 있다. 한국의 SK실트론이 3위, 대만의 글로벌웨이퍼스(GlobalWafers)가 4위를 차지한다. 300mm 웨이퍼 한 장의 가격은 용도와 규격에 따라 100-500달러 수준이다.
3단계: 산화 공정 - 실리콘 위에 보호막을 씌우다
깨끗하게 연마된 웨이퍼가 팹(Fab)에 도착하면, 가장 먼저 거치는 전공정이 산화(Oxidation)다. 웨이퍼의 실리콘(Si) 표면을 산소(O₂) 또는 수증기(H₂O)와 반응시켜 이산화규소(SiO₂) 절연막을 형성하는 공정이다.
산화막(SiO₂)은 반도체에서 다양한 역할을 한다. 트랜지스터의 게이트 산화막으로 사용되어 전류 흐름을 제어하고, 이온주입 시 확산 방지막 역할을 하며, 식각 공정에서는 필요한 부분을 보호하는 방패 역할을 한다.
산화 공정은 열산화(Thermal Oxidation) 방식이 대표적이며, 약 900-1,200도의 고온 퍼니스(Furnace)에서 진행된다. 건식산화(O₂ 사용)는 얇고 치밀한 막을 만들고, 습식산화(H₂O 사용)는 두꺼운 막을 빠르게 형성한다. 최신 공정에서는 원자층 증착(ALD) 기술을 활용해 수 나노미터 두께의 초박막 산화막도 정밀하게 형성한다.
산화 공정에서 온도 편차가 1도만 발생해도 산화막 두께 균일성에 영향을 준다. 최신 퍼니스 장비는 웨이퍼 전체에 걸쳐 온도 편차를 0.5도 이내로 제어한다.
4단계: 포토 공정(리소그래피) - 반도체의 운명을 결정하는 핵심
포토 공정은 반도체 회로 설계도를 웨이퍼 위에 그대로 옮기는 과정이다. 마치 사진 인화처럼 빛을 이용해 패턴을 전사하기 때문에 포토리소그래피(Photolithography)라고 부른다. 반도체 8대 공정 중 가장 기술적 난이도가 높고, 장비 가격도 가장 비싸다.
포토 공정의 세부 단계
포토 공정은 크게 네 단계로 나뉜다. 첫째, 웨이퍼 표면에 포토레지스트(감광제)를 균일하게 도포한다. 둘째, 회로 패턴이 새겨진 포토마스크(레티클)를 통해 빛을 조사하여 패턴을 전사한다. 셋째, 현상액(Developer)으로 빛에 노출된(또는 노출되지 않은) 부분의 포토레지스트를 제거한다. 넷째, 남은 포토레지스트 패턴을 확인하고 검사한다.
EUV 노광 장비: 대당 5,000억 원의 첨단 기계
노광 장비는 반도체 장비 중 최고가 장비다. 현재 7nm 이하 첨단 반도체 공정에 필수적인 EUV(극자외선, Extreme Ultraviolet) 노광기는 네덜란드 ASML이 전 세계에서 유일하게 생산한다. 기존 ArF(불화아르곤) 광원의 파장이 193nm인 반면, EUV는 13.5nm 파장의 극자외선을 사용하여 훨씬 미세한 패턴을 새길 수 있다.
ASML의 최신 EUV 장비(NXE:3800E) 한 대의 가격은 약 2억 달러(약 2,800억 원)이고, 차세대 하이-NA(High-NA) EUV 장비(EXE:5000)는 대당 약 3.5-4억 달러(약 5,000억 원 이상)에 달한다. 이 장비 한 대의 무게는 약 150톤이며, 부품 수는 10만 개 이상, 연간 생산 대수는 약 50-60대에 불과하다.
| 비교 항목 | ArF 이머전(DUV) 노광기 | EUV 노광기 | 하이-NA EUV 노광기 |
|---|---|---|---|
| 광원 파장 | 193nm | 13.5nm | 13.5nm |
| NA(개구수) | 1.35 | 0.33 | 0.55 |
| 최소 패턴 | 약 38nm | 약 13nm | 약 8nm |
| 대당 가격 | 약 800-1,000억 원 | 약 2,000-2,800억 원 | 약 5,000억 원 이상 |
| 제조사 | ASML, 캐논, 니콘 | ASML 독점 | ASML 독점 |
| 시간당 처리량 | 약 250-300매 | 약 160-220매 | 약 185매(목표) |
포토레지스트 소재 시장은 일본 기업이 강력한 지배력을 갖고 있다. 도쿄오카(TOK), JSR, 신에쓰화학, 스미토모화학 등 일본 4개사가 전 세계 반도체용 포토레지스트 시장의 약 70-80%를 점유한다. 2019년 일본의 대한국 수출규제 당시 핵심 품목 중 하나가 바로 EUV용 포토레지스트였다.
5단계: 식각 공정 - 정밀한 조각칼로 회로를 깎다
포토 공정에서 패턴이 전사되면, 이제 불필요한 부분을 제거하는 식각(Etching) 공정이 이어진다. 식각은 크게 두 가지 방식으로 나뉜다.
습식 식각(Wet Etching)은 화학 용액(불산, 인산, 질산 등)에 웨이퍼를 담가 불필요한 물질을 녹여내는 방식이다. 공정이 단순하고 비용이 낮지만, 등방성(모든 방향으로 균일하게 식각)이기 때문에 미세 패턴에는 적합하지 않다.
건식 식각(Dry Etching)은 플라즈마 상태의 반응성 가스를 이용해 물질을 제거하는 방식이다. 이방성(한 방향으로만 식각)이 가능하여 수직 방향의 정밀한 패턴 형성에 유리하다. 현재 첨단 반도체 공정에서는 거의 대부분 건식 식각을 사용한다. 식각 가스로는 CF₄, C₄F₆, SF₆, Cl₂, HBr 등 다양한 특수가스가 활용된다.
건식 식각 장비 시장은 램리서치(Lam Research)가 약 45-50%의 압도적 점유율을 차지하며, 도쿄일렉트론(TEL)과 어플라이드 머티리얼즈(AMAT)가 뒤를 잇는다.
6단계: 증착·이온주입 - 박막을 쌓고 불순물을 심다
식각으로 패턴이 완성되면, 그 위에 새로운 물질 층을 쌓는 증착(Deposition) 공정과 실리콘에 전기적 특성을 부여하는 이온주입(Ion Implantation) 공정이 진행된다.
증착 공정: CVD와 PVD
CVD(Chemical Vapor Deposition, 화학 기상 증착)는 반응 가스를 챔버에 주입하여 화학 반응으로 웨이퍼 표면에 박막을 형성하는 방식이다. LPCVD(저압), PECVD(플라즈마 강화), ALD(원자층 증착) 등 다양한 변형 기술이 있다. 특히 ALD는 원자 한 층씩 정밀하게 쌓을 수 있어, 3nm 이하 최첨단 공정에서 핵심 기술로 부상했다.
PVD(Physical Vapor Deposition, 물리 기상 증착)는 타깃 물질에 이온을 충돌시켜 원자를 튕겨나오게 한 뒤 웨이퍼에 증착하는 스퍼터링(Sputtering) 방식이 대표적이다. 주로 금속 배선이나 확산 방지막 형성에 사용된다.
증착 장비 시장은 어플라이드 머티리얼즈(AMAT)가 약 40-45%로 1위를 차지하며, 이 분야에서 독점적 지위를 유지하고 있다.
이온주입 공정
순수한 실리콘은 전기를 잘 전달하지 못한다. 여기에 붕소(B), 인(P), 비소(As) 같은 불순물 원자를 고에너지로 주입하면 전기적 특성(P형 또는 N형 반도체)이 만들어진다. 이온주입기는 원하는 원소를 이온화한 뒤 수십-수백 keV의 에너지로 가속하여 웨이퍼 표면 아래에 정확한 깊이와 농도로 박아 넣는다.
7단계: 금속 배선 - 전기가 흐르는 초미세 도로망 건설
수많은 트랜지스터가 완성되었더라도, 이것들이 서로 연결되지 않으면 회로로 동작할 수 없다. 금속 배선(Metallization) 공정은 트랜지스터 사이에 전기 신호가 오갈 수 있는 길을 만드는 작업이다.
현대 반도체에서는 구리(Cu) 배선이 주로 사용된다. 이전 세대에서 쓰이던 알루미늄(Al) 대비 저항이 약 40% 낮아 전력 손실이 적고 신호 전달 속도가 빠르기 때문이다. 구리 배선은 다마신(Damascene) 공정으로 형성하는데, 먼저 절연막에 홈을 파고(식각), 그 안에 구리를 채운 뒤(전해도금), 표면을 CMP로 평탄화하는 방식이다.
최신 로직 반도체는 10층 이상의 다층 금속 배선 구조를 갖는다. 각 층 사이에는 절연막(Low-k 유전체)이 삽입되며, 층간 연결은 비아(Via)라는 수직 구멍을 통해 이루어진다. 배선 폭이 수 나노미터 수준까지 줄어들면서, 루테늄(Ru)이나 코발트(Co) 등 차세대 배선 소재에 대한 연구도 활발하다.
| 비교 항목 | 알루미늄(Al) 배선 | 구리(Cu) 배선 |
|---|---|---|
| 비저항 | 약 2.7μΩ·cm | 약 1.7μΩ·cm |
| 전자이동 내성 | 낮음 | 높음 |
| 형성 방법 | 건식식각(서브트랙티브) | 다마신(어디티브) |
| 확산 방지막 | 불필요(TiN 사용) | 필수(Ta/TaN 사용) |
| 사용 세대 | 180nm 이전 | 130nm 이후 현재까지 |
구리는 실리콘 속으로 쉽게 확산되어 소자를 오염시킨다. 따라서 구리 배선 전에 반드시 탄탈럼(Ta)이나 질화탄탈럼(TaN) 등의 확산 방지막(Barrier Metal)을 먼저 형성해야 한다. 이 공정을 건너뛰면 칩 전체가 불량이 된다.
8-9단계: EDS 테스트와 패키징 - 검증과 완성의 마지막 관문
EDS(Electrical Die Sorting) 테스트
전공정이 모두 끝난 웨이퍼에는 수백-수천 개의 칩(다이)이 빼곡히 들어 있다. EDS 공정은 이 개별 칩들의 전기적 동작을 하나하나 검사하는 단계다. 미세한 탐침(프로브)을 칩의 전극 패드에 접촉시켜 전류와 전압을 측정하고, 설계 사양에 맞지 않는 불량 칩에 잉크 도트를 찍거나 디지털로 매핑하여 표시한다.
EDS 검사는 보통 3단계로 진행된다. 웨이퍼 번인(Wafer Burn-In)에서 고온·고전압 스트레스를 가해 잠재 불량을 드러내고, 핫/콜드 테스트에서 고온(85-125도)과 저온(-40도)에서의 동작을 확인하며, 리페어(Repair)로 여분의 회로 블록을 활성화하여 수율을 높인다.
패키징 공정: 칩을 완제품으로
패키징은 검증된 양품 칩을 웨이퍼에서 분리하고, 외부 환경으로부터 보호하면서 전자기기에 장착할 수 있는 형태로 만드는 후공정이다.
패키징의 주요 단계는 다음과 같다. 다이싱(Dicing)으로 웨이퍼를 개별 칩으로 절단하고, 다이 어태치(Die Attach)로 칩을 기판(리드프레임 또는 PCB 서브스트레이트)에 접착한다. 이후 와이어 본딩(Wire Bonding) 또는 플립칩(Flip Chip) 방식으로 칩의 전극과 기판을 연결한다.
전통적인 와이어 본딩은 금(Au) 또는 구리(Cu) 와이어로 칩과 기판을 연결하는 방식이며, 플립칩은 칩을 뒤집어 솔더 범프(Solder Bump)로 직접 기판에 부착하는 방식이다. 플립칩은 와이어 본딩 대비 전기 저항이 낮고 신호 경로가 짧아 고성능 프로세서에 주로 사용된다. 최근에는 HBM(High Bandwidth Memory)과 같은 첨단 패키징에서 TSV(Through-Silicon Via, 실리콘 관통 전극) 기술이 핵심으로 떠올랐다.
마지막으로 몰딩(Molding) 공정에서 에폭시 수지(EMC)로 칩을 봉지하여 습기, 충격, 정전기로부터 보호하고, 솔더 볼을 부착하여 최종 제품 형태를 완성한다.
반도체 팹(Fab) 건설: 수십 조 원이 투입되는 초대형 프로젝트
반도체 칩을 생산하는 공장을 팹(Fab, Fabrication Facility)이라 부른다. 팹은 일반 공장과 차원이 다른 규모와 정밀도를 요구한다.
현재 최첨단 반도체 팹 1기를 건설하는 데 드는 비용은 약 20-30조 원 수준이며, 내부 장비 구입비까지 합하면 총 투자비가 100조 원을 넘기는 경우도 있다. SK하이닉스의 용인 반도체 클러스터는 1기 팹 건설비만 약 31조 원이 투입되었고, 장비비를 포함한 전체 투자 규모는 120-600조 원에 이른다. 삼성전자 평택 캠퍼스, TSMC의 애리조나 공장 역시 수십 조 원 규모의 투자가 진행 중이다.
팹의 심장부는 클린룸(Clean Room)이다. 반도체 공정은 나노미터 수준의 미세 작업이기 때문에, 먼지 한 알갱이가 칩 불량을 유발할 수 있다. 최첨단 클린룸은 Class 1(1입방피트당 0.5μm 이상 입자 1개 이하) 수준의 청정도를 유지한다. 일반 실외 공기의 먼지 농도(수만-수십만 개/㎥)와 비교하면 사실상 진공에 가까운 수준이다.
팹은 또한 엄청난 양의 자원을 소비한다. 주요 반도체 공장은 하루 10만-20만 톤의 초순수(Ultra Pure Water)를 사용하며, 삼성전자 기흥·화성 사업장 기준 하루 약 18만 8,000톤이 소비된다. 이는 약 100만 명이 하루에 쓰는 가정용수와 맞먹는 양이다. 전력 소비 역시 막대하여, 대형 팹 하나가 소비하는 전력은 중소 도시 하나의 전력 수요에 맞먹는다.
반도체 팹 건설비의 70-80%는 장비 구입비다. 노광기, 식각기, 증착기, 이온주입기, CMP 장비 등 수천 대의 장비가 하나의 팹에 들어간다. EUV 노광기 한 대만 2,800억 원이 넘기 때문에, 수십 대를 확보하는 것만으로도 수조 원이 소요된다.
반도체 제조에 필요한 핵심 소재·부품·장비(소부장) 생태계
반도체 산업은 칩을 설계하고 생산하는 반도체 기업만으로는 돌아가지 않는다. 그 뒤에는 장비, 소재, 부품을 공급하는 거대한 소부장(소재·부품·장비) 생태계가 존재한다.
글로벌 5대 장비 기업
반도체 장비 시장은 5개 기업이 전체의 약 80% 이상을 과점하고 있다. ASML(네덜란드)은 노광 장비를, 어플라이드 머티리얼즈(미국)는 증착·식각·CMP 장비를, 램리서치(미국)는 식각·증착 장비를, 도쿄일렉트론(일본)은 코터/디벨로퍼·식각·증착 장비를, KLA(미국)는 계측·검사 장비를 각각 주력으로 공급한다. 2025년 기준 이 5개사의 분기 매출 합계만 약 37조 원에 달한다.
핵심 소재와 원자재
반도체 제조에는 실리콘 웨이퍼 외에도 수백 종의 소재가 투입된다. 포토레지스트, 특수가스(식각가스, 증착가스), CMP 슬러리, 스퍼터링 타깃(금속 원판), 본딩 와이어, 리드프레임, EMC(에폭시 몰딩 컴파운드), 초순수, 각종 산·알칼리 화학물질 등이 대표적이다.
특히 특수가스 분야에서는 SK머티리얼즈, 대성산업가스, 효성화학 등 한국 기업과 에어리퀴드(프랑스), 린데(독일·영국) 등 글로벌 기업이 경쟁한다. 식각 공정에 사용되는 C₄F₆, NF₃, WF₆ 등은 반도체 공정의 미세화에 따라 순도 요구치가 계속 높아지고 있어, 99.999%(5N) 이상의 초고순도 가스 공급 능력이 경쟁력의 핵심이 된다.
| 소재 분류 | 주요 품목 | 글로벌 핵심 공급사 | 한국 주요 기업 |
|---|---|---|---|
| 웨이퍼 | 300mm 실리콘 웨이퍼 | 신에츠, SUMCO, 글로벌웨이퍼스 | SK실트론 |
| 포토레지스트 | ArF·EUV PR | TOK, JSR, 신에츠화학 | 동진세미켐, 삼성SDI |
| 특수가스 | NF₃, WF₆, C₄F₆ | 에어리퀴드, 린데 | SK머티리얼즈, 솔브레인 |
| CMP 소재 | 슬러리, 패드 | 듀폰(패드 80% 점유), CMC | KC텍, 에스에이치소재 |
| 전구체(Precursor) | HCDS, TDMAS 등 | 트리케미칼, 엔테그리스 | 한솔케미칼, DNF |
| 봉지재 | EMC(에폭시 몰딩) | 스미토모 베이클라이트, 히타치화성 | 삼성SDI(구 제일모직) |
반도체 소부장 분야는 기술 장벽이 극도로 높고, 인증 기간이 1-3년 이상 걸린다. 한 번 공급선에 진입하면 쉽게 교체되지 않는 로크인(Lock-in) 효과가 강력하기 때문에, 후발 주자가 시장에 진입하기가 매우 어렵다. 이것이 일본의 수출규제가 한국 반도체 산업에 충격을 줬던 근본 이유이기도 하다.
반도체 산업의 현재와 미래: AI가 여는 1조 달러 시대
글로벌 반도체 시장은 AI 수요 폭발에 힘입어 전례 없는 성장기를 맞이하고 있다. 세계반도체무역통계기구(WSTS)는 2026년 글로벌 반도체 시장 규모를 약 9,754억 달러(약 1,400조 원)로 전망했으며, 시장조사업체 옴디아는 2026년에 반도체 역사상 처음으로 연간 매출 1조 달러를 돌파할 것으로 예측했다. 이는 2024년 대비 약 30% 이상 성장한 수치다.
성장의 핵심 동력은 AI 데이터센터다. 엔비디아의 GPU, 브로드컴의 커스텀 ASIC, SK하이닉스와 삼성전자의 HBM 등 AI 가속기와 고대역 메모리 수요가 급증하면서, 반도체 공급 체인 전체가 풀가동 상태에 진입했다. AI 컴퓨트 부문은 전체 반도체 시장의 약 43%를 차지하며, 2030년까지 연평균 12% 성장이 예상된다.
이러한 수요 급증은 장비·소재 기업에도 직접적인 수혜로 이어지고 있다. ASML의 2026년 1월 수주 잔고는 22조 원을 넘는 역대급을 기록했고, 글로벌 5대 장비사의 분기 매출은 전년 대비 23% 가까이 증가했다.
반도체 산업은 단순한 전자 부품 제조업이 아니다. 모래 한 줌에서 출발해 수백 단계의 초정밀 공정, 수천 종의 소재, 수십 조 원의 장비, 그리고 수만 명의 엔지니어가 만들어내는 인류 기술 문명의 결정체다. AI 시대를 맞아 반도체의 중요성은 앞으로 더욱 커질 수밖에 없다.
지금이 바로 반도체 산업의 구조와 공정을 체계적으로 이해해야 할 시점이다. 투자자라면 소부장 밸류체인의 핵심 기업을 분석하고, 취업 준비생이라면 8대 공정 각각의 원리와 장비를 깊이 공부하고, 사업가라면 이 거대한 생태계 속 빈 자리를 찾아야 한다. 이 글에서 다룬 내용을 출발점 삼아, 각자의 목적에 맞는 다음 단계로 나아가길 바란다.